Afsluttet – Bitvis’ Advanced VHDL Verification Juni ’19

18. – 20. juni afholdtes Advanced VHDL verification Kursus I Circle Consult’s afdeling i Nærum.

Det var Bitvis fra Norge, ved Espen Tallaksen, som afholdte selve kurset.

grundlæggende kan man sige, at UVVM er gået hen og blevet ret alment brugt, mere end 10% af alle FPGA designers world wide. Så hvis man ikke har erfaring med dette, er chancen der nu!
Ofte går mere end halvdelen af et FPGA design med at teste. Ved brug af metoderne i dette kursus kan de anvendte mandetimer reduceres med 20-60%! Så det var så absolut en god investering at komme med på UVVM vognen for kursets deltagere.

Glade VHDL hilsener
Lauge