Bitvis’ Advanced VHDL Verification kursus 18. – 20. juni

– Spar op mod 60% af test tiden!

Hos Circle Consult, Nærum-afdelingen

18. – 20. juni

Det er Bitvis fra Norge, Espen Tallaksen, som afholder kurset.

Se mere her:

Advanced VHDL Verification – Made simple (Copenhagen, Denmark) 18-20. June. 2019

og

https://bitvis.no/wp-content/uploads/2019/05/Advanced_VHDL_Verification.pdf

Kort kan man sige, at UVVM er gået hen og blevet ret alment brugt, mere end 10% af alle FPGA designers world wide. Så hvis man ikke har erfaring med dette, er chancen der nu!
Ofte går mere end halvdelen af et FPGA design med at teste. Ved brug af metoderne i dette kursus kan de anvendte mandetimer reduceres med 20-60%! Så en absolut god investering at komme med på UVVM vognen!

Tilmelding kan gøres gennem mig, eller direkte til Bitvis. Skriv mig en mail ASAP, lr@circleconsult.dk.

Glade VHDL hilsener
Lauge