Board-afkobling – 6 vigtige forhold

Effektiv afkobling af strøm-forsyningsbenene på high speed-elektronik, eksempelvis FPGA’er, er vigtig for at undgå spændingsdyk ved transientbelastning og for at minimere HF-udstråling.
Desværre får afkobling sjældent den fornødne opmærksomhed. Ofte drysses en håndfuld 10 nF og 100 nF kondensatorer ud over konstruktionen i håbet om, at forsyningen ikke dykker for meget, at HF-udstrålingen er minimeret tilstrækkeligt til at kunne passerer EMC-test samt at signal-integriteten er intakt. Den tid det tager at designe sine afkoblinger ordentligt, er ofte godt givet ud, da det kan spare en for både funktions- og EMC-problemer efterfølgende.
1. Induktans er roden til alt ondt (i dette tilfælde)

Ved transientbelastning opstår et spændingsfald over induktansen i loopet imellem FPGA’en og afkoblingskondensatoren. Spændingen over en induktans er som bekendt givet ved:

VL

Set fra FPGA’en fås et spændingsfald givet ved:

dV

Det er derfor vigtigt at minimerer induktansen, altså loopets størrelse.

loop

2. Printet er en vigtig del af afkoblingen

GND- og forsynings-planer danner sammen med printmaterialet en god kondensator. For at udnytte denne effekt optimalt bør afstanden i mellem planerne være så lille som mulig, da det øger kapaciteten og reducerer induktansen i loopet. Planerne skal selvfølgelig være så tæt på FPGA’en som muligt.

Tabel 1 giver et indtryk af hvilke kapacitet og induktans der kan opnås ved forskellige afstande i mellem planerne.
Induktansen af plankapaciteten er ganske lav indtil vi begynder at anvende via’er. En 1,5 mm lang via ø 0,4 mm tilfører ca. 1,1 nH.

Cap Tab

Tabel 1: Kapacitet og Sprednings-induktans for forskellige tykkelser af FR4 Power-GND Plan tykkelser.

via

3. Hvilke frekvenser ønskes dæmpet?

Det er vigtigt at gøre sig nogle tanker om hvilke frekvenser der ønskes dæmpet med afkoblingerne. Hvis en FPGA eksempelvis anvender en 50 MHz clock, bør denne og dennes harmoniske kunne dæmpes af afkoblingen. Impedansen set fra FPGA’ens forsyning ønskes derfor så lav som muligt ved netop disse frekvenser.

graf

4. Afkoblingskondensatorernes parasitiske værdier

Ofte er både kapacitet og ESR specificeret ved 1 kHz og ESL slet ikke opgivet. Dette vanskeliggør valget.

serie cap

Det er ikke trivielt at udmåle ESL på chip kondensatorer, man kan dog komme langt med et kvalificeret estimat. 100 nF i et 0805 hus har typisk 1nH induktans, se evt http://www.avx.com/docs/techinfo/parasitc.pdf

Serie-resonanspunktet vil i praksis ligge lavere end det der er opgivet i databladet, da via’er og baner som bekendt tilfører ekstra induktans. Fokusér på at minimere induktansen på printet.
Det giver ofte bedre resultat at anvende flere 0805 kondensatorer parallelt frem for en 1206 med lavere ESR og ”Høj” ESL, husk på den samlede impedans er givet af:

Z

Sweep

5. Samspillet imellem plankapacitet og afkoblings-kondensatorene

Samspillet imellem printes plankapacitet og de eksterne afkoblinger er helt essentiel at have styr på.
I worst case kan resultatet af at anvende uegnede afkoblinger øge impedansen i et kritisk område i stedet for at sænke den.

Printets plankapacitet vil sidde parallelt med afkoblings-kondensatoren. Da ESR og ESL for printets plankapacitet er lav, i forhold til afkoblings-kapacitetens ESR og ESL, kan der se bort fra disse. Et simplificeret ækvivalent-diagram vil derfor se således ud:

Cap Mod

En parallelresonans vil opstå imellem afkoblings-kapacitetens ESL og plankapaciteten (C pcb),ved en frekvens der ligger noget højere end serie-resonansen for afkoblings-kapaciteten alene (forudsat Cpcb < C).
Det er vigtigt at denne resonans ikke rammer en harmonisk af en clock eller et datamønster fra FPGA’en, da vi jo netop ønsker en lav impedans ved disse frekvenser og ikke en høj impedans. Den samlede impedans kan estimeres ud fra følgende udtryk:

zz

6. Måling og optimering af afkoblinger i praksis

I praksis er det muligt at udmåle planimpedansen af et print set fra eksempelvis en FPGA’s forsyningsben, før og efter der er monteret afkoblinger. Dette gøres ved at tilslutte en sweep generator til de pad’er hvor nærmeste afkobling skal monteres, samtidig med at der tilkoble en spectrum analyzer til FPGA’ens forsyningsben. Sweepes der med en amplitude på 0 dBm kan den målte dæmpning nemt omregnes til impedans ud fra følgende udtryk:

zzz

Måles eksempelvis -40 dBm fås således en impedans på 250 mΩ. Ved at gentage målingen med forskellige afkoblingskondensatorer monteret kan de til applikationen mest egnede kondensator vælges og kondensatorer der sammen med printet danner parallelresonans ved eksempelvis clock, frekvens eller en harmonisk heraf kan undgås.

spectrum_bare_board
Kilder:

https://www.avx.com/docs/catalogs/cx7r.pdf

http://www.learnemc.com/tutorials/estimating-L01/estimating-L01.html

http://www.ti.com/lit/an/sloa069/sloa069.pdf

http://www.xilinx.com/support/documentation/user_guides/ug483_7Series_PCB.pdf

Såfremt du måtte have spørgsmål eller kommentarer til denne artikel, eller måtte have brug for hjælp i forbindelse med PCB Layout eller andre af vores services, så kontakt mig på lr@circleconsult.dk

Med venlig hilsen
Lauge Rønnow
Adm. direktør

Tilmeld dig til vores nyhedsbrev

Creative Commons License This work is licensed under a Creative Commons Attribution-Noncommercial-Share Alike 2.5 Generic License.